## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-272242

(43)公開日 平成11年(1999)10月8日

| (51) Int.Cl. <sup>6</sup> |       | 識別記号  | FΙ      |       |         |  |
|---------------------------|-------|-------|---------|-------|---------|--|
| G 0 9 G                   | 3/36  |       | G 0 9 G | 3/36  |         |  |
| G02F                      | 1/133 | 5 5 0 | G 0 2 F | 1/133 | 5 5 0   |  |
| G 0 9 G                   | 3/20  | 623   | G 0 9 G | 3/20  | 6 2 3 F |  |

## 審査請求 未請求 請求項の数15 OL (全 29 頁)


|          |                    | HEMING MINNS MINNS OF IT SO NO |
|----------|--------------------|--------------------------------|
| (21)出願番号 | 特願平10-76336        | (71) 出願人 000002369             |
|          |                    | セイコーエプソン株式会社                   |
| (22)出顧日  | 平成10年(1998) 3 月24日 | 東京都新宿区西新宿2丁目4番1号               |
|          |                    | (72)発明者 松枝 洋二郎                 |
|          |                    | 長野県諏訪市大和3丁目3番5号 セイコ            |
|          |                    | ーエプソン株式会社内                     |
|          |                    | (72)発明者 マイケル クイン               |
|          |                    | イギリス国 ケンプリッジ市 トラムピン            |
|          |                    | グトン ストリート                      |
|          |                    | (74)代理人 弁理士 鈴木 喜三郎 (外2名)       |
|          |                    |                                |
|          |                    |                                |
|          |                    |                                |

#### (54) 【発明の名称】 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置

## (57)【要約】

【課題】 TFTアクティブマトリクス駆動方式の液晶 装置等を駆動するデジタルドライバ回路において、低消 費電力化を図りつつ駆動能力を高める。

【解決手段】 デジタル画像信号が入力され、アナログの駆動信号を生成するデジタルドライバ回路は、デジタル画像信号の下位ビットの値に応じて、時間経過により階段状に電圧が夫々変化する複数系列の基準マルチランプ波のうち一系列を選択する系列選択手段と、上位ビットの値に応じて、少なくとも選択された一系列の基準マルチランプ波における階段状に変化する電圧を時間軸上で選択する時間選択手段とを備える。



### 【特許請求の範囲】

【請求項1】 n (但し、nは2以上の自然数) ビットのデジタル画像信号が入力され、該デジタル画像信号に対応するアナログの駆動信号を生成して電気光学装置の信号線に出力するためのデジタルドライバ回路であって、

前記nビットのうちのy(但し、yは自然数)ビットの 値に応じて、時間経過により階段状に電圧が夫々変化す る複数系列の基準マルチランプ波のうち前記駆動信号の 生成用に一系列を選択する系列選択手段と、

前記nビットのうちの前記yビットよりも上位に位置するx(但し、xは自然数)ビットの値に応じて、少なくとも前記選択された一系列の基準マルチランプ波における階段状に変化する電圧を時間軸上で選択する時間選択手段とを備えており、

前記選択された一系列における選択された電圧に基づい て前記駆動信号を出力することを特徴とするデジタルド ライバ回路。

【請求項2】 前記時間選択手段は、前記xビットの値に応じてパルス幅の異なるパルス信号を生成するPWM回路と、該パルス幅に応じて前記電圧を時間軸上で選択する第1スイッチング回路とを備えており、

前記系列選択手段は、前記 y ビットの値をデコードする デコーダと、該デコードされた値に応じて前記一系列を 選択する第2スイッチング回路とを備えたことを特徴と する請求項1に記載のデジタルドライバ回路。

【請求項3】 前記選択された一系列における選択された電圧を前記駆動信号として出力することを特徴とする請求項1又は2に記載のデジタルドライバ回路。

【請求項4】 前記nビットのうちの前記yビットよりも下位に位置するz(但し、zは自然数)ビットの値に応じて、前記選択された一系列における選択された電圧を変化させる電圧変化手段を更に備えており、

該変化された電圧を前記駆動信号として出力することを 特徴とする請求項1又は2に記載のデジタルドライバ回 路。

【請求項5】 前記電圧変化手段は、前記選択された一系列における選択された電圧を、前記 z ビットの値に応じて増減する S C - D A C (Switched Capacitor - Digital to Analog Converter) 回路を備えており、

前記系列選択手段は、前記SC-DAC回路により増減 を行うための複数系列の参照用マルチランプ波のうちー 系列を前記yビットの値に応じて更に選択し、

前記時間選択手段は、前記xビットの値に応じて、少なくとも前記選択された一系列の参照用マルチランプ波における階段状に変化する電圧を時間軸上で更に選択することを特徴とする請求項4に記載のデジタルドライバ回路。

【請求項6】 前記SC-DAC回路は、前記選択された一系列の基準マルチランプ波における選択された電圧

と前記選択された一系列の参照用マルチランプ波における選択された電圧とに基づいて前記 z ビットの値に応じて複数のコンデンサを用いたチャージシェアを行うことを特徴とする請求項5に記載のデジタルドライバ回路。

【請求項7】 前記電圧変化手段は、前記 z ビットの値を反転して前記SC-DAC回路に入力する反転手段を更に備えており、

前記SC-DAC回路は、前記反転されたzビットの値に応じて、前記チャージシェアによる電圧減算を行うことを特徴とする請求項6に記載のデジタルドライバ回路。

【請求項8】 前記SC-DACは、前記選択された一系列の基準マルチランプ波における選択された電圧と前記選択された一系列の参照用マルチランプ波における選択された電圧とに基づいて前記zビットの値に応じて複数のコンデンサを用いたチャージポンピングを行うことを特徴とする請求項5に記載のデジタルドライバ回路。

【請求項9】 前記複数系列の基準マルチランプ波の電 圧は、階段状に単調に増加又は減少する一期間内におい ては、所定の時間単位毎に増加又は減少し、

前記複数系列の基準マルチランプ波の電圧の同一時間単位における大小関係は、前記一期間内の全ての時間単位において一定であり、且つ前記一期間内では、

一の時間単位における複数系列の基準マルチランプ波の 電圧の最高値は、該一の時間単位に続く他の時間単位に おける基準マルチランプ波の電圧の最低値よりも小さく 設定されていることを特徴とする請求項1から8のいず れか一項に記載のデジタルドライバ回路。

【請求項10】 前記複数系列の基準マルチランプ波を 生成するマルチランプ波生成手段を更に備えたことを特 徴とする請求項1から9のいずれか一項に記載のデジタ ルドライバ回路。

【請求項11】 前記マルチランプ波生成手段は、前記 複数系列の基準マルチランプ波の電圧を夫々調整するこ とにより、前記電気光学装置に対する前記デジタル画像 信号のγ補正を行うことを特徴とする請求項10に記載 のデジタルドライバ回路。

【請求項12】 前記複数系列の基準マルチランプ波の電圧を夫々調整することにより、前記電気光学装置に対する前記デジタル画像信号の $\gamma$ 補正を行うことを特徴とする請求項1から9のいずれか一項に記載のデジタルドライバ回路。

【請求項13】 請求項1から12のいずれか一項に記載のデジタルドライバ回路を備えたことを特徴とする電気光学装置。

【請求項14】 当該電気光学装置は、各画素における スイッチング素子として薄膜トランジスタを備えたTF Tアクティブマトリクス駆動方式の液晶装置から構成さ れており、前記系列選択手段及び前記時間選択手段は夫 々、薄膜トランジスタを含んで構成されていることを特 徴とする請求項13に記載の電気光学装置。

【請求項15】 請求項13又は14に記載の電気光学装置を備えたことを特徴とする電子機器。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、TFTアクティブマトリクス駆動方式の液晶装置等の電気光学装置を駆動するために好適に用いられるデジタルドライバ回路及び該デジタルドライバ回路を備えた電気光学装置、並びに該電気光学装置を備えた電子機器の技術分野に属し、特に、デジタル画像信号を入力として、マルチランプ波を用いてアナログの駆動信号を生成するデジタルドライバ回路等の技術分野に属する。

#### [0002]

【従来の技術】従来、デジタル画像信号を入力として液晶パネル等の表示パネルを階調表示可能に駆動するデジタルドライバ回路の一例としては、容量が相異なる複数のコンデンサに蓄積された電荷をデジタル画像信号に応じてスイッチング素子により選択的にチャージシェア又はチャージポンプして複数種類の電圧を生成するSC-DAC(Switched Capacitor - Digital to Analog Converter:スイッチ制御コンデンサ型DAコンバータ)回路を備えた形式のものがある。この形式では、SC-DAC回路が、複数種類の電圧を各階調に対応する駆動信号として表示パネルの信号線に出力し、これにより階調表示を実現できる。このようにSC-DAC回路を備えた形式のデジタルドライバ回路は、主に表示パネルに対して外付けされるデジタルドライバ回路として用いられている。

【0003】また、表示パネルを階調表示可能に駆動するデジタルドライバ回路の他の例としては、特開平9-54309号公報に開示された直列分圧抵抗回路を備えた形式のものがある。この形式では、直列分圧抵抗回路が、デジタル画像信号に応じて複数の基準電圧を分圧して複数種類の電圧を生成し、各階調に対応する駆動信号として表示パネルの信号線に出力し、これにより階調表示を実現できる。

【0004】更にまた、表示パネルを階調表示可能に駆動するデジタルドライバ回路の他の例としては、特開平9-244588号公報に開示されたPWM(パルス幅変調)回路を備えておりランプ波(鋸歯状波)電圧を用いる形式のものがある。この形式では、デジタル画像信号をPWM回路によりパルス幅変調して、各デジタル画像信号に対応するパルス幅を持つパルス信号を生成する。そして、このパルス幅に応じてランプ波を時間軸上で選択することにより、複数種類の電圧を生成し、各階調に対応する駆動信号として表示パネルの信号線に出力し、これにより階調表示を実現できる。

## [0005]

【発明が解決しようとする課題】この種のデジタルドラ

イバ回路には、回路構成の簡素化や低消費電力化という 一般的要請が強く、同時に、表示パネルの大型化に対処 すべく高駆動能力化という要請も強い。また特に、液晶 パネル等の表示パネルのように表示パネルにおける駆動 信号電圧に対する非線型な階調特性に応じて必要となる γ補正を、なるべく簡単な回路構成及び制御により精度 良く行う必要性もある。

【0006】しかしながら、前述した従来のSC-DAC回路を備えた形式のデジタルドライバ回路によれば、駆動能力を高めるためには、大容量のコンデンサが必要となるため、例えば、対角5"程度のサイズの液晶パネルを駆動するのが実用上の限界である。即ち、このサイズよりも大きい液晶パネル等の表示パネルを駆動することは、この形式のデジタルドライバ回路では困難である。特に、デジタルドライバ回路を内蔵する表示パネルの場合には、大きなコンデンサを基板上に形成する必要があるこの形式は、回路面積や画素ピッチの観点から不適切である。

【0007】また、前述した従来の直列分圧抵抗回路を備えた形式のデジタルドライバ回路によれば、駆動能力を高めるためには、電流増加に伴う各抵抗器における消費電力が必然的に大きくなってしまい、低消費電力化という一般的要請に応えることは根本的に困難である。同時に、駆動能力を高めるためには、各抵抗器をスイッチング制御するための薄膜トランジスタ等のスイッチング素子のサイズを大きくする必要性が生じ、回路全体の面積が増加してしまう。特に、デジタルドライバ回路を内蔵する表示パネルの場合には、多数の抵抗器と共にこのような大型の薄膜トランジスタ等を基板上に形成する必要があるこの形式は、回路面積やピッチの観点から不適切である。

【0008】更にまた、前述した従来のPWM回路を備 えた形式のデジタルドライバ回路によれば、階調表示を 正確に実現するためには、時間に対するランプ波の電圧 の制御を極めて精度高く行う必要がある。従って、ラン プ波を供給するためのアンプには、パルス信号に応じた 正確なタイミングで信号線に対して電圧を高速に飽和さ せるだけの高い能力が要求され、更に、ランプ波の波形 自体についても高い精度が要求される。これらの結果、 この形式の回路を実現することは実践的な意味で極めて 困難である。また、駆動能力を高めるためには、大電力 のランプ波を低出力インピーダンスで入力する必要があ るため、当該デジタルドライバ回路における消費電力は 極めて大きくなってしまうという問題点がある。特に、 デジタル画像信号に対するγ補正が必要な場合には、更 に以下の問題がある。即ち、y補正の方式として、(i) 表示パネルの特性に応じてPWM基本クロックのデュー ティを階調レベルに対して変える方式、(ii)時間軸に対 するランプ波形を表示パネルの特性に応じてS字型に変 える方式、(iii)細かく段階的に変化する電圧により表

示パネルの特性に応じた擬似S字型のランプ波形を生成する方式のうちの何れを採用する場合にも、上述のγ補正を行わない場合と比べて、更に高い精度で電圧を制御する必要性が生じてしまう。従って、この形式のデジタルドライバ回路により、複数の信号線を駆動するための電圧を保証することは実践上は不可能に近い。以上より、この形式のデジタルドライバ回路は、実用化されていない。

【0009】本発明は上述した問題点に鑑みなされたものであり、消費電力が比較的低く且つ駆動能力が比較的高いデジタルドライバ回路及び該デジタルドライバ回路を備えた電気光学装置並びに該電気光学装置を備えた電子機器を提供することを課題とする。

#### [0010]

【課題を解決するための手段】請求項1に記載のデジタ ルドライバ回路は上記課題を解決するために、n(但 し、nは2以上の自然数) ビットのデジタル画像信号が 入力され、該デジタル画像信号に対応するアナログの駆 動信号を生成して電気光学装置の信号線に出力するため のデジタルドライバ回路であって、前記nビットのうち のy(但し、yは自然数)ビットの値に応じて、時間経 過により階段状に電圧が夫々変化する複数系列の基準マ ルチランプ波のうち前記駆動信号の生成用に一系列を選 択する系列選択手段と、前記nビットのうちの前記yビ ットよりも上位に位置するx(但し、xは自然数)ビッ トの値に応じて、少なくとも前記選択された一系列の基 準マルチランプ波における階段状に変化する電圧を時間 軸上で選択する時間選択手段とを備えており、前記選択 された一系列における選択された電圧に基づいて前記駆 動信号を出力することを特徴とする。

【0011】請求項1に記載のデジタルドライバ回路に よれば、一方で、系列選択手段により、nビット(例え ば、6ビット、8ビット、16ビット等) のうちの y ビ ット(例えば、中位又は最下位の3ビット、4ビット 等)の値に応じて、複数系列の基準マルチランプ波のう ち駆動信号の生成用に一系列が選択される。他方で、時 間選択手段により、nビットのうちのyビットよりも上 位に位置するxビット(例えば、最上位の3ビット、4 ビット等)の値に応じて、少なくとも前記選択された一 系列の基準マルチランプ波における階段状に変化する電 圧が、時間軸上で選択される。この系列の選択と電圧の 選択とは、同時に行われてもよいし、どちらかが先に行 われてもよい。このように系列の選択と電圧の選択とを 組み合わせることにより、各デジタル画像信号の値に対 応する電圧(即ち、駆動信号)を生成するので、各系列 の基準マルチランプ波の夫々における階段状の電圧変化 は、一段毎に比較的大きな変化となり、且つ一段毎に比 較的長い時間を経ての変化となる。従って、各系列の基 準マルチランプ波の夫々について要求される時間につい ての精度は顕著に低くなり、更に、基準マルチランプ波

を供給するためのアンプの能力が低くても、信号線を駆 動信号の電圧に飽和させるに十分な時間的余裕を確保す ることができる。即ち、各ランプ波の立ち上がり部分の 電圧を用いることなく、立ち上がった後に到達する一定 電圧(飽和電圧)を用いて駆動信号を生成すれば、当該 各ランプ波についての急峻な立ち上がり特性は不要とな る。以上の結果、本発明のデジタルドライバ回路によれ ば、比較的スルーレートの小さい回路を用いて、消費電 力を低くしつつ駆動能力を高めることが可能となり、温 度補償等も容易となる。更に、このような回路は、回路 面積が比較的小さく且つ比較的単純な回路として構成で きる。従って、特に大型の表示パネル等の電気光学装置 を駆動する駆動能力の高いデジタルドライバ回路とし て、或いは電気光学装置に内蔵可能な小型且つ低消費電 力のデジタルドライバ回路として、本発明は適してい る。

【0012】請求項2に記載のデジタルドライバ回路は、上述した請求項1に記載のデジタルドライバ回路において、前記時間選択手段は、前記xビットの値に応じてパルス幅の異なるパルス信号を生成するPWM回路と、該パルス幅に応じて前記電圧を時間軸上で選択する第1スイッチング回路とを備えており、前記系列選択手段は、前記yビットの値をデコードするデコーダと、該デコードされた値に応じて前記一系列を選択する第2スイッチング回路とを備えたことを特徴とする。

【0013】請求項2に記載のデジタルドライバ回路に よれば、時間選択手段では、先ずxビットの値に応じて パルス幅の異なるパルス信号が、PWM回路により生成 され、次に、このパルス幅に応じて、基準マルチランプ 波における階段状に変化する電圧が、例えば薄膜トラン ジスタからなる第1スイッチング回路により時間軸上で 選択される。他方、系列選択手段では、先ずッビットの . 値がデコーダによりデコードされ、次に、このデコード された値に応じて、一系列の基準マルチランプ波が、例 えば薄膜トランジスタからなる第2スイッチング回路に より選択される。従って、基準マルチランプ波の系列の 選択及び電圧の選択を、PWM回路、デコーダ及びスイ ッチング回路を組み合わせて用いることにより確実に且 つ髙信頼性で行うことができ、しかも、このような構成 を採用すると、消費電力を低く抑えつつ高い駆動能力を 実現することも可能となる。

【0014】請求項3に記載されたデジタルドライバ回路は、上述した請求項1又は2に記載のデジタルドライバ回路において、前記選択された一系列における選択された電圧を前記駆動信号として出力することを特徴とする

【0015】請求項3に記載のデジタルドライバ回路によれば、選択された系列の基準マルチランプ波における選択された電圧が、そのまま駆動信号として出力される。従って、例えばデジタル画像信号のビット数(n)

が6ビット程度に少ない場合には、例えば上位3ビット に応じて時間時軸上で電圧を選択すると共に下位3ビットに応じて基準マルチランプ波の系列を選択するなど、 当該デジタルドライバ回路は、回路構成及び選択方式が 比較的単純で済む観点からは特に有効である。

【0016】請求項4に記載されたデジタルドライバ回路は、上述した請求項1又は2に記載のデジタルドライバ回路において、前記nビットのうちの前記yビットよりも下位に位置するz(但し、zは自然数)ビットの値に応じて、前記選択された一系列における選択された電圧を変化させる電圧変化手段を更に備えており、該変化された電圧を前記駆動信号として出力することを特徴とする。

【0017】請求項4に記載のデジタルドライバ回路によれば、選択された系列の基準マルチランプ波における選択された電圧が、yビットよりも下位に位置するzビット(例えば、最下位の3ビット、4ビット等)の値に応じて、電圧変化手段により変化される。そして、この変化された電圧が駆動信号として出力される。従って、例えばデジタル画像信号のビット数(n)が8ビット程度に多い場合には、上位3ビットに応じて時間軸上で電圧を選択すると共に中位2ビットに応じて基準マルチランプ波の系列を選択し、更に最下位3ビットに応じて選択された電圧を細かく変化させるなど、当該デジタルドライバ回路は、低消費電力且つ高駆動能力で多階調を実現する観点から有効である。

【0018】請求項5に記載されたデジタルドライバ回路は、上述した請求項4記載のデジタルドライバ回路において、前記電圧変化手段は、前記選択された一系列における選択された電圧を、前記2ビットの値に応じて増減するSC-DAC回路を備えており、前記系列選択手段は、前記SC-DAC回路により増減を行うための複数系列の参照用マルチランプ波のうち一系列を前記yビットの値に応じて更に選択し、前記時間選択手段は、前記xビットの値に応じて、少なくとも前記選択された一系列の参照用マルチランプ波における階段状に変化する電圧を時間軸上で更に選択することを特徴とする。

【0019】請求項5に記載のデジタルドライバ回路によれば、系列選択手段では、SC-DAC回路により増減を行うための複数系列の参照用マルチランプ波のうちー系列が、yビットの値に応じて更に選択される。他方、時間選択手段では、xビットの値に応じて、少なくとも前記選択された一系列の参照用マルチランプ波における階段状に変化する電圧が時間軸上で更に選択される。この系列の選択と電圧の選択とは、同時に行われてもよいし、どちらかが先に行われてもよい。そして、電圧変化手段では、選択された系列の基準マルチランプ波における選択された電圧が、zビットの値に応じてSC-DAC回路により増減される。従って、例えばデジタル画像信号のビット数(n)が8ビット程度に多い場合

にも、最下位3ビットに応じて選択された電圧をSC-DAC回路を用いて細かく変化させるなど、当該デジタルドライバ回路は、低消費電力且つ高駆動能力で多階調を実現する観点から有効である。特に、SC-DAC回路を用いて駆動信号の電圧の細かな調整のみを行う本発明は、全ての階調をSC-DAC回路を用いて実現する従来の技術と比較して、駆動能力の限界を顕著に高めることが出来る。従って、一般に限られたサイズを持ち余り大きなコンデンサを作り込むスペースに乏しい表示パネルに内蔵するデジタルドライバ回路として、本発明は適している。

【0020】請求項6に記載されたデジタルドライバ回路は、上述した請求項5記載のデジタルドライバ回路において、前記SC-DAC回路は、前記選択された一系列の基準マルチランプ波における選択された電圧と前記選択された電圧とに基づいて前記zビットの値に応じて複数のコンデンサを用いたチャージシェアを行うことを特徴とする。

【0021】請求項6に記載のデジタルドライバ回路によれば、選択された系列の基準マルチランプ波における選択された電圧と、選択された系列の参照用マルチランプ波における選択された電圧とに基づいて、zビットの値に応じて複数のコンデンサを用いたチャージシェアがSC-DAC回路により行われる。従って、基準マルチランプ波の電圧と、該基準マルチランプ波に対応する参照用マルチランプ波の電圧との間にある電圧をチャージシェアにより出力できる。

【0022】請求項7に記載されたデジタルドライバ回路は、上述した請求項6記載のデジタルドライバ回路において、前記電圧変化手段は、前記zビットの値を反転して前記SC-DAC回路に入力する反転手段を更に備えており、前記SC-DAC回路は、前記反転されたzビットの値に応じて、前記チャージシェアによる電圧減算を行うことを特徴とする。

【0023】請求項7に記載のデジタルドライバ回路によれば、電圧変化手段では、先ず、反転手段により、zビットの値が反転され、この反転されたzビットの値がSC-DAC回路に入力される。すると、SC-DAC回路では、この反転されたzビットの値に応じて、チャージシェアによる電圧減算が行われる。従って、基準マルチランプ波の電圧と、該基準マルチランプ波に対応すると共に同一時刻において該基準マルチランプ波の電圧との間にある電圧を電圧減算により出力できる。このように、参照用マルチランプ波の電圧を基準マルチランプ波よりも低電圧としておけば、当該デジタルドライバ回路内における参照用マルチランプ波の扱いが容易となると共に、参照用マルチランプ波を生成するアンプの能力が低くて済むので有利である。

【0024】請求項8に記載されたデジタルドライバ回路は、上述した請求項5記載のデジタルドライバ回路において、前記SC-DACは、前記選択された一系列の基準マルチランプ波における選択された電圧と前記選択された一系列の参照用マルチランプ波における選択された電圧とに基づいて前記zビットの値に応じて複数のコンデンサを用いたチャージポンピングを行うことを特徴とする。

【0025】請求項8に記載のデジタルドライバ回路によれば、選択された系列の基準マルチランプ波における選択された系列の参照用マルチランプ波における選択された電圧とに基づいて、zビットの値に応じて複数のコンデンサを用いたチャージポンプがSC-DAC回路により行われる。より具体的には、例えば、選択された系列の参照用マルチランプ波の電位と中心電位との差分を、選択されたコンデンサを用いて、選択された系列の基準用マルチランプ波の電位に加算する。従って、チャージポンピングにより、小さな容量で大きな電圧を印加することが可能となる。このため、各コンデンサを小型化して、回路全体の占有面積を小さくできる。

【0026】請求項9に記載されたデジタルドライバ回路は、上述した請求項1から8記載のデジタルドライバ回路において、前記複数系列の基準マルチランプ波の電圧は、階段状に単調に増加又は減少する一期間内においては、所定の時間単位毎に増加又は減少し、前記複数系列の基準マルチランプ波の電圧の同一時間単位における大小関係は、前記一期間内の全ての時間単位において一定であり、且つ前記一期間内では、一の時間単位における複数系列の基準マルチランプ波の電圧の最高値は、該一の時間単位に続く他の時間単位における基準マルチランプ波の電圧の最低値よりも小さく設定されていることを特徴とする。

【0027】請求項9に記載のデジタルドライバ回路によれば、複数系列の基準マルチランプ波において、所定間隔で離散的な値をとる電圧が何れかの系列の基準マルチランプ波の何れかの時間単位に過不足無く現われるので、基準マルチランプ波の系列を選択し且つその電圧を時間軸上で選択することにより、効率良く離散的な値をとる電圧を得ることが出来、この電圧をそのまま駆動信号として、或いはこの電圧に基づいて多階調の駆動信号を出力できる。

【0028】請求項10に記載されたデジタルドライバ・ 回路は、上述した請求項1から9記載のデジタルドライ バ回路において、前記複数系列の基準マルチランプ波を 生成するマルチランプ波生成手段を更に備えたことを特 徴とする。

【0029】請求項10に記載のデジタルドライバ回路 によれば、複数系列の基準マルチランプ波は、当該デジ タルドライバ回路に備えられたマルチランプ波生成手段 により生成される。従って、特に外部から基準マルチランプ波を供給する必要が無いため、便利である。尚、前述のSC-DAC回路を備えた形式のデジタルドライバ回路の場合には、複数系列の参照用マルチランプ波を生成する参照用マルチランプ波生成手段を更に備えてもよい。或いは、デジタルドライバ回路の外部から、このような基準マルチランプ波や参照用マルチランプ波の一方又は両方を供給するように構成してもよい。

【0030】請求項11に記載されたデジタルドライバ回路は、上述した請求項10記載のデジタルドライバ回路において、前記マルチランプ波生成手段は、前記複数系列の基準マルチランプ波の電圧を夫々調整することにより、前記電気光学装置に対する前記デジタル画像信号のγ補正を行うことを特徴とする。

【0031】請求項11に記載のデジタルドライバ回路によれば、マルチランプ波生成手段によって複数系列の基準マルチランプ波の電圧が夫々調整され、表示パネル等の電気光学装置に対するデジタル画像信号のγ補正が行われる。この際、各系列の基準マルチランプ波の夫々における階段状の電圧変化は、一段毎に大きく且つ長い時間を経ての変化であるので、当該γ補正を行う場合にも、基準マルチランプ波の時間について要求される精度は低くて済む。このため、比較的スルーレートの小さいマルチランプ波生成手段を用いて、消費電力を低く且つ駆動能力を高めつつγ補正を高精度で行うことが可能となる。

【0032】請求項12に記載されたデジタルドライバ 回路は、上述した請求項1から9のいずれか一項に記載 のデジタルドライバ回路において、前記複数系列の基準 マルチランプ波の電圧を夫々調整することにより、前記 電気光学装置に対する前記デジタル画像信号のγ補正を 行うことを特徴とする。

【0033】請求項12に記載のデジタルドライバ回路によれば、複数系列の基準マルチランプ波の電圧が夫々調整され、表示パネル等の電気光学装置に対するデジタル画像信号のγ補正が行われる。この際、各系列の基準マルチランプ波の夫々における階段状の電圧変化は、一段毎に大きく且つ長い時間を経ての変化であるので、当該γ補正を行う場合にも、基準マルチランプ波の時間について要求される精度は低くて済む。このため、比較的スルーレートの小さいマルチランプ波生成手段を用いて、消費電力を低く且つ駆動能力を高めつつγ補正を高精度で行うことが可能となる。

【0034】請求項13に記載された電気光学装置は、 上述した請求項1から12のいずれか一項に記載のデジ タルドライバ回路を備えたことを特徴とする。

【0035】請求項13に記載の電気光学装置によれば、前述した本発明のデジタルドライバ回路を備えているので、低消費電力で大型の電気光学装置を実現できる。

【0036】請求項14に記載された電気光学装置は、 上述した請求項13記載の電気光学装置において、当該 電気光学装置は、各画素におけるスイッチング素子とし て薄膜トランジスタを備えたTFTアクティブマトリク ス駆動方式の液晶装置から構成されており、前記系列選 択手段及び前記時間選択手段は夫々、薄膜トランジスタ を含んで構成されていることを特徴とする。

【0037】請求項14に記載の電気光学装置によれば、TFTアクティブマトリクス駆動方式の液晶装置を駆動するデジタルドライバ回路における系列選択手段及び時間選択手段も夫々、薄膜トランジスタを含んで構成されているので、装置全体として薄膜トランジスタを相いて各種の素子や手段を構成できる。このため、製造上有利である。特に、このようなデジタルドライバ回路は、TFTマトリクス基板上に薄膜トランジスタを用いて回路面積が比較的小さく且つ比較的単純な回路として構成でき、大画面でありながら低消費電力のTFTアクティブマトリクス駆動方式の液晶装置を実現できる。更に、デジタルドライバ回路において基準マルチランプ波の電圧を調整してγ補正を行う構成をとることにより、高精度のγ補正を行いつつ多階調の高品位な表示動作を行える。

【0038】請求項15に記載された電子機器は、上述 した請求項13又は14記載の電気光学装置を備えたこ とを特徴とする。

【0039】請求項15に記載の電子機器によれば、上述した本発明の電気光学装置を備えているので、大型且つ低消費電力であり、しかも多階調の高品位な表示動作等を行うことが可能なテレビ、カーナビゲーション装置、電子手帳、携帯電話などの電子機器を実現できる。

【0040】本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。

#### [0041]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0042】(第1の実施の形態)本発明の第1の実施の形態のデジタルドライバ回路を図1から図5を参照して説明する。図1は、第1の実施の形態のデジタルドライバ回路の概念を示すブロック図であり、図2は、そのより詳細な構成を示す回路図である。図3は、第1の実施の形態で用いられる基準マルチランプ波の一例を示す波形図であり、図4は、第1の実施の形態における各種信号のタイミングチャートである。また、図5は、比較例における基準マルチランプ波を示す波形図である。

【0043】以下に説明する第1の実施の形態は、6ビットのデジタル画像信号が入力され、これに対応するアナログの駆動信号を生成して、電気光学装置の一例としての液晶装置における液晶パネル部分の信号線に出力するためのデジタルドライバ回路である。特に、第1の実施の形態では、8系列の基準マルチランプ波のうちの一

系列をデジタル画像信号の下位3ビットに応じて選択すると共に、この選択された基準マルチランプ波の電圧を 上位3ビットに応じて時間軸上で選択するように構成されている。

【0044】図1において、第1の実施の形態のデジタ ルドライバ回路は、複数個のデジタルドライバ回路に対 応する段数を持つシフトレジスタ回路10の対応段から の転送信号で6ビットのデジタル画像信号をラッチする ラッチ回路A11と、ラッチ回路A11にラッチされた デジタル画像信号を6ビットずつラッチパルス信号LP のタイミングでラッチするラッチ回路B12と、ラッチ 回路B12にラッチされた下位3ビットをデコードする デコーダ回路16と、ラッチ回路B12にラッチされた 上位3ビットに基づいてパルス幅変調するPWM回路1 8と、デコーダ回路16からのデコーダ出力信号及びP WM回路18からのPWM信号の電圧レベルを高めるレ ベルシフタ回路19と、デコーダ回路16からレベルシ フタ回路19を介して入力されるデコーダ出力信号に応 じて、時間経過により階段状に電圧が夫々変化する8系 列の基準マルチランプ波RAMP1~RAMP8のうち の一つを選択出力する第1スイッチング回路21と、第 1スイッチング回路21から選択出力される基準マルチ ランプ波の階段状に変化する電圧を、PWM回路18か らレベルシフタ回路19を介して入力されるPWM信号 のパルス幅に応じて、時間軸上で選択して駆動信号とし て液晶パネルの信号線へ出力する第2スイッチング回路 22とを備えて構成されている。

【0045】図2において、デジタルドライバ回路には、外部の画像信号源から6ビットのデジタル画像信号  $D0\sim D5$ (但し、D0が下位ビットであり、D5が上位ビットであるとする)が入力されている。当該デジタルドライバ回路に外付け又は内蔵されたクロック生成回路からPWM基本クロックPCL20、PCL21及びPCL22が、PWM回路18におけるパルス幅変調用に入力されている。また、8系列の基準マルチランプ波RAMP $1\sim$ RAMP8が、当該デジタルドライバ回路に外付け又は内蔵されたマルチランプ波生成回路から入力されている。

【0046】ラッチ回路A11は、各ビットのデジタル画像信号D0~D5に対応しておりトランスミッションゲートとインバータとを夫々含んでなる複数のラッチ部A0~A5を備え、各ラッチ部A0~A5には、シフトレジスタ回路10の対応段からの転送信号が入力される。そして、この転送信号のタイミングでラッチ回路A11は、デジタル画像信号D0~D5をラッチするように構成されている。

【0047】ラッチ回路B12は、各ビットのデジタル 画像信号D0~D5に対応しておりトランスミッション ゲートとインバータとを夫々含んでなる複数のラッチ部 B0~B5を備え、各ラッチ部B0~B5には、ラッチ パルスLPが入力される。そして、このラッチパルスL Pのタイミングでラッチ回路B12は、ラッチ回路A1 1からのデジタル画像信号D0~D5を一挙にラッチするように構成されている。

【0048】3ビットのデコーダ回路16は、デジタル画像信号D0~D5の下位3ビット(D0~D2)をデコードする。複数の薄膜トランジスタから構成された第1スイッチング回路21は、その3ビットのデコーダ出力信号に応じて、基準マルチランプ波RAMP1~RAMP8のうちの一つを選択的に第2スイッチング回路22の入力端子に供給するように構成されている。即ち、デコーダ回路16及び第1スイッチング回路21から、系列選択手段の一例が構成されている。

【0049】3ビットのPWM回路18は、上位xビット(D3~D5)の値に応じて、パルス幅の異なる3ビットのPWM信号をPWM基本クロックPCL2 $_0$ 、PCL2 $_1$ 及びPCL2 $_2$ に基づいて生成する。複数の薄膜トランジスタから構成された第2スイッチング回路22は、第1スイッチング回路21を介して供給される基準マルチランプ波の電圧を3ビットのPWM信号のパルス幅に応じて選択的に信号線に供給するように構成されている。即ち、PWM回路18及び第2スイッチング回路22から、時間選択手段の一例が構成されている。尚、リセット信号RS1が図示しない制御回路から入力されると、PWM回路18はリセットされる。また、第2スイッチング回路22の出力に接続されたC0は、液晶パネルにおける信号線、画素電極等からなる容量を示している。

【0050】尚、レベルシフタ回路 19は、例えば、5 Vを電源電圧とする PWM信号やデコーダ出力信号の電圧レベルを 12 Vにまで高める。但し、このような電源電圧の値は、5 Vや 12 Vに限られる訳ではなく、更に、例えば 5 Vで十分にスイッチング回路 21 や22 におけるスイッチング動作を行えるのであれば、当該レベルシフタ回路 19 を省略して構成してもよい。

【0051】ここで、基準マルチランプ波RAMP1~RAMP8の具体的な波形の一例を図3に示す。図3は、時間単位T0~T7を含む時間軸に対する複数系列のマルチランプ波RAMP1~RAMP8の各電圧値を示したグラフであり、図中、(0)、(1)、(2)、…、(63)は、各電圧に対応するデジタル画像信号の値(十進数の値)を示している。

【0052】図3に示すように、基準マルチランプ波RAMP1~RAMP8の電圧は、階段状に単調に増加又は減少する一期間(T0~T7)内においては、所定の時間単位Ti(i=0、1、…、7)毎に増加又は減少(図3で示した一期間では増加)する。そして、基準マルチランプ波RAMP1~RAMP8の電圧の同一時間単位Tiにおける大小関係は、一期間(T0~T7)内の全ての時間単位Tiにおいて一定である。即ち、マル

チランプ波RAMPj (j=1、2、…、8)の時間単位Tiにおける電圧をV (j, i)とすると、どの時間単位Tiについても、V (1, i) < V (2, i) < … < V (8, i)が成立する。更に、一期間 (T0~T7)内では、一の時間単位Tiにおける複数系列の基準マルチランプ波の電圧の最高値、即ち、マルチランプ波RAMP8の電圧であるV (8, i)は、該一の時間単位に続く他の時間単位における基準マルチランプ波の電圧の最低値、即ちマルチランプ波RAMP8の電圧であるV (1, i+1)よりも小さく設定されている。即ち、どの時間単位TiについてもV (8, i) < V (1, i+1)が成立する。

【0053】このように規則正しく基準マルチランプ波RAMP1~RAMP8の波形を規定しているため、所定間隔で離散的な値をとる電圧が何れかの基準マルチランプ波RAMP1~RAMP8の何れかの時間単位Tiに過不足無く現われる。このため、基準マルチランプ波RAMP1~RAMP8を選択し、且つその電圧を時間軸上で選択することにより、効率良く離散的な値をとる電圧を得ることが出来る。

【0054】次に、以上のように構成された本実施の形態の動作について、図4のタイミングチャートを参照して説明する。図4の例では、デジタル画像信号の6ビットの値は、前半の一期間(左半分)では(101000)であり、後半の一期間(右半分)では(010000)であるものとする。

【0055】図4において、前半の一期間では、一方 で、デコーダ回路16により、下位ビット(000)の 値がデコーダされて、そのデコード出力信号に応じて第 1スイッチング回路21により、基準マルチランプ波R AMP1が選択されている。そして、この基準マルチラ ンプ波RAMP1が、第2スイッチング回路22の入力 端子に供給される。他方で、PWM回路18により、P WM基本クロックPCL2o、PCL2i及びPCL2 2に基づいて、上位3ビット(101)の値"5"に対 応して、T4 (即ち、5番目の時間単位) までハイレベ ルとなる3ビットのPWM信号(PWMout)が生成さ れ、第2スイッチング回路22の制御端子(即ち、各薄 膜トランジスタのゲート電極)に供給される。そして、 入力端子に供給された基準マルチランプ波RAMP1の 時間単位T4における電圧が駆動信号電圧として第2ス イッチング回路22から信号線に出力される。

【0056】これに続く時間単位Tblankでは、ラッチパルスLPにより、次のデジタル画像信号がラッチ回路B12によりラッチされ、更に、リセット信号RS1によりPWM回路18がリセットされる。

【0057】また後半の一期間では、一方で、デコーダ 回路16により、下位ビット(000)の値がデコーダ されて、そのデコード出力信号に応じて第1スイッチン グ回路21により、基準マルチランプ波RAMP1が選 択されている。そして、この基準マルチランプ波RAMP1が、第2スイッチング回路22の入力端子に供給される。他方で、PWM回路18により、PWM基本クロックPCL20、PCL21及びPCL22に基づいて、上位3ビット(010)の値"2"に対応して、T1(即ち、2番目の時間単位)までハイレベルとなる3ビットのPWM信号が生成され、第2スイッチング回路22の制御端子に供給される。そして、入力端子に供給された基準マルチランプ波RAMP1の時間単位T2における電圧が駆動信号電圧として第2スイッチング回路22から信号線に出力される。

【0058】これに続く時間単位Tblankでは、ラッチパルスLPにより、次のデジタル画像信号がラッチ回路B12によりラッチされ、更に、リセット信号RS1によりPWM回路18がリセットされる。

【0059】本実施の形態では、このように出力される駆動信号は、TFTアクティブマトリクス駆動方式の液晶パネルの信号線に供給されるものとする。この場合、n行目の画素行を駆動するための走査信号Ynが供給される一水平走査期間と、上述の一期間(T0~T7)とが対応付けられる。そして、図4において、前半の一期間内の時間単位T7と後半の一期間の時間単位T0との間にあるTblankは、水平帰線期間に対応しており、一水平走査期間=T0+T1+…+T7+Tblankが成立している。尚、図3及び図4に示したように基準マルチランプ波が一期間(T0~T7)で極性反転しているのは、液晶パネルの駆動において、走査線毎に駆動電圧極性を反転させる走査線反転駆動方式を実施するためである。

【0060】以上説明したように本実施の形態によれば、基準マルチランプ波RAMP1~RAMP8の選択と時間軸上における電圧の選択(即ち、時間単位T0~T7の選択)とを組み合わせることにより、各デジタル画像信号D0~D5の値に対応する駆動信号を生成するので、各基準マルチランプ波RAMP1~RAMP8の夫々における階段状の電圧変化は、一段毎に比較的大きな変化となり、且つ一段毎に比較的長い時間を経ての変化となる。

【0061】ここで、前述した従来のPWM及びランプ波を用いた形式のデジタルドライバ回路において階調表示を可能ならしめる一系列の基準マルチランプ波を、比較例として図5に示す。図5(A)の比較例では、時間単位T i'( $I=0\sim63$ )毎に電圧が頻繁に変化しており、且つ各電圧変化も微少な変化となっている。図5(B)の比較例は、更に $\gamma$ 補正を電圧変化により可能ならしめる一系列のマルチランプ波の場合であり、この比較例では、時間単位T i'( $I=0\sim63$ )毎に電圧が頻繁に変化しており、特に中央電圧付近での各電圧変化は非常に微少な変化となっている。

【0062】図3 (本実施の形態) 及び図5 (比較例)

を比較すれば明らかなように、本実施の形態における基準マルチランプ波RAMP1~RAMP8の夫々における階段状の電圧変化は、比較例の基準マルチランプ波と比較すると、同一階調数の駆動信号を得るのであれば、一段毎に大きな変化となり、且つ一段毎に長い時間を経ての変化となる。例えば、系列数をM(M:自然数)とし、一系列の基準マルチランプ波(比較例)の場合の一段毎の電圧変化が  $\Delta$  Vであるとすれば、本実施の形態では、同じ細かさの階調変化を実現するために必要な一段の電圧変化は  $\Delta$  V × Mという大きなものとなる。更に、一系列の基準マルチランプ波(比較例)の場合の一段の時間が  $\Delta$  T であるとすれば、本実施の形態では、同じ細かさの階調変化を実現するために必要な一段の時間が  $\Delta$  T であるとすれば、本実施の形態では、同じ細かさの階調変化を実現するために必要な一段の時間は  $\Delta$  T × Mという長いものとなる。

【0063】更に、本実施の形態において、 $\gamma$ 補正をマルチランプ波の電圧変化により行う場合にも、図3に示した複数系列のマルチランプ波RAMP1~RAMP8の間隔や角度が若干変化するだけであり、図5(B)に示した比較例と比較して、同一階調数の駆動信号を得るのであれば、一段毎の電圧変化を大きくでき、且つ一段毎の時間も長くとれる。

【0064】従って本実施の形態によれば、基準マルチランプ波RAMP1~RAMP8の夫々について要求される時間についての精度は顕著に低くなり、更に、基準マルチランプ波RAMP1~RAMP8を供給するためのアンプの能力が低くても、表示パネルの信号線等からなる容量C0を駆動信号の電圧に飽和させるに十分な時間的余裕を確保することができる。即ち、基準マルチランプ波RAMP1~RAMP8の夫々に含まれる各ランプ波の立ち上がり部分の電圧を用いることなく、立ち上がった後に到達する一定電圧(飽和電圧)を用いて駆動信号を生成するので、当該各ランプ波についての急峻な立ち上がり特性は不要となる。これは、特に表示パネルの画素列毎に設けられた多数の信号線を、複数或いは全て同時に駆動する場合には極めて有利となる。

【0065】以上の結果、本実施の形態のデジタルドライバ回路によれば、比較的スルーレートの小さい回路を用いて、消費電力を低くしつつ駆動能力を高めることが可能となり、温度補償等も容易となる。更に、このような回路は、回路面積が比較的小さく且つ比較的単純な回路として構成できる。従って、特に大型の液晶パネルを駆動する駆動能力の高いデジタルドライバ回路として、或いは液晶パネルに内蔵可能な小型且つ低消費電力のデジタルドライバ回路として、本実施の形態は適している。

【0066】第1の実施の形態では特に、選択された基準マルチランプ波における選択された電圧を駆動信号としてそのまま出力するように構成されている。このため、例えばデジタル画像信号のビット数が6ビット程度に少ない場合には、当該デジタルドライバ回路は、回路

構成及び選択方式が比較的単純で済む観点からは特に有効である。更に、電圧信号である駆動信号により液晶パネル等の電圧駆動型の電気光学装置を駆動するのみならず、基準マルチランプ波に係る電流供給能力を高めることにより、EL(エレクトロルミネッセンス)パネル等の電流駆動型の電気光学装置を駆動することも可能となる。

【0067】(第2の実施の形態)本発明の第2の実施の形態のデジタルドライバ回路を図6から図9を参照して説明する。図6は、第2の実施の形態のデジタルドライバ回路の概念を示すブロック図であり、図7は、そのより詳細な構成を示す回路図である。図8は、第2の実施の形態で用いられる基準マルチランプ波及び参照用マルチランプ波を示す波形図であり、図9は、第2の実施の形態における各種信号のタイミングチャートである。尚、図6から図9において、図1、図2及び図4に示した第1の実施の形態における構成要素や信号と同じ構成要素や信号には、同じ参照符号を付し、その説明は省略する。

【0068】以下に説明する第2の実施の形態は、8ビットのデジタル画像信号が入力され、これに対応するアナログの駆動信号を生成して、電気光学装置の一例としての液晶パネルの信号線に出力するためのデジタルドライバ回路である。特に、第2の実施の形態では、4系列の基準マルチランプ波のうちの一系列をデジタル画像信号の中位2ビットに応じて選択すると共に、この選択された基準マルチランプ波の電圧を上位3ビットに応じて時間軸上で選択することで粗い階調の電圧を得た後、この粗い階調の電圧に基づいてSC-DAC回路により細かな階調の電圧を得るように構成されている。

【0069】図6において、第2の実施の形態のデジタ ルドライバ回路は、複数個のデジタルドライバ回路に対 応する段数を持つシフトレジスタ回路10'の対応段か らの転送信号で8ビットのデジタル画像信号をラッチす るラッチ回路A11'と、ラッチ回路A11'にラッチ されたデジタル画像信号を8ビットずつラッチパルス信 号LPのタイミングでラッチするラッチ回路B12' と、ラッチ回路 B 1 2 にラッチされた中位 2 ビットを デコードするデコーダ回路16'と、ラッチ回路B1 2, にラッチされた上位3ビットに基づいてパルス幅変 調するPWM回路18と、デコーダ回路16'からのデ コーダ出力信号及びPWM回路18からのPWM信号並 びに下位3ビットの電圧レベルを高めるレベルシフタ回 路19'と、デコーダ回路16'からレベルシフタ回路 19'を介して入力されるデコーダ出力信号に応じて、 時間経過により階段状に電圧が夫々変化する4系列の基 準マルチランプ波RAMP1~RAMP4のうちの一つ を選択出力する第1スイッチング回路A21aと、第1 スイッチング回路A21aから選択出力される基準マル チランプ波の階段状に変化する電圧を、PWM回路18

からレベルシフタ回路19°を介して入力されるPWM 信号のパルス幅に応じて、時間軸上で選択する第2スイ ッチング回路A22aとを備えて構成されている。第2 の実施の形態のデジタルドライバ回路は更に、レベルシ フタ回路19,を介して入力される下位3ビットの値に 応じて、第2スイッチング回路A22aにより選択され た電圧を増減し、駆動信号として信号線に出力するSC -DAC回路25を備える。当該デジタルドライバ回路 には、SC-DAC回路25による電圧の増減を行う際 に参照用に用いられる、マルチランプ波RAMP1~R AMP4に夫々対応する複数系列の参照用マルチランプ 波REF1~REF4が入力される。そして、デジタル ドライバ回路は更に、デコーダ回路16'からレベルシ フタ回路19,を介して入力されるデコーダ出力信号に 応じて、参照用マルチランプ波REF1~REF4のう ちの一つを選択出力する第1スイッチング回路B21b と、第1スイッチング回路B21bから選択出力される 参照用マルチランプ波の階段状に変化する電圧を、PW M回路18からレベルシフタ回路19°を介して入力さ れるPWM信号のパルス幅に応じて、時間軸上で選択す る第2スイッチング回路B22bとを備えて構成されて いる。このように、第2の実施の形態では、下位3ビッ トの値に応じて、 第2スイッチング回路A22aによ り選択された電圧を変化させる電圧変化手段の一例が、 SC-DAC回路25から構成されている。

【0070】図7において、デジタルドライバ回路には、8ビットのデジタル画像信号D0~D7(但し、D0が下位ビットであり、D7が上位ビットであるとする)、PWM基本クロックPCL20、PCL21及びPCL22、4系列の基準マルチランプ波RAMP1~RAMP4、並びに4系列の参照用マルチランプ波REF1~REF4が入力されている。

【0071】ラッチ回路A11<sup>1</sup>は、各ビットのデジタル画像信号D0~D7に対応しておりトランスミッションゲートとインバータとを夫々含んでなる複数のラッチ部A0~A7を備え、各ラッチ部A0~A7には、シフトレジスタ回路10<sup>1</sup>からの転送信号が順次入力される。そして、この転送信号のタイミングでラッチ回路A11<sup>1</sup>は、デジタル画像信号D0~D5をラッチするように構成されている。

【0072】ラッチ回路B12'は、各ビットのデジタル画像信号D0~D7に対応しておりトランスミッションゲートとインバータとを夫々含んでなる複数のラッチ部B0~B7を備え、各ラッチ部B0~B7には、ラッチパルスLPが入力される。そして、このラッチパルスLPのタイミングでラッチ回路B12'は、ラッチ回路A11'からのデジタル画像信号D0~D7を一挙にラッチするように構成されている。

【0073】2ビットのデコーダ回路16'は、デジタ ル画像信号D0~D7の中位2ビット(D3、D4)を デコードする。複数の薄膜トランジスタから構成された第1スイッチング回路A21aは、その2ビットのデコーダ出力信号に応じて、基準マルチランプ波RAMP1~RAMP4のうちの一つを選択的に第2スイッチング回路A22aの入力端子に供給するように構成されている。即ち、デコーダ回路16,及び第1スイッチング回路A21aから、系列選択手段の一例が構成されている。第1スイッチング回路A21aと同様に構成された第1スイッチング回路B21bは、2ビットのデコーダ出力信号に応じて、参照用マルチランプ波REF1~REF4のうちの一つを選択的に第2スイッチング回路B22bの入力端子に供給するように構成されている。

【0074】複数の薄膜トランジスタから構成された第2スイッチング回路A22aは、第1スイッチング回路A21aを介して供給される基準マルチランプ波の電圧を3ビットのPWM信号のパルス幅に応じて選択的にSC-DAC回路の基準電圧端子に供給するように構成されている。即ち、PWM回路18及び第2スイッチング回路A22aから、時間選択手段の一例が構成されている。第2スイッチング回路A22aと同様に構成された第2スイッチング回路B21bを介して供給される参照用マルチランプ波の電圧を3ビットのPWM信号のパルス幅に応じて選択的にSC-DAC回路の参照電圧端子に供給するように構成されている。

【0075】SC-DAC回路25は、容量比が4C: 2C:1Cの3個のコンデンサを備える。各コンデンサは、リセット信号RS3及びその反転信号によりリセットTFT25aが導通状態とされて、リセットされる。そして、リセット信号RS3がローレベルとなるとリセットTFT25aが非導通状態とされて、各コンデンサには、第2スイッチング回路B22bから選択的に供給される参照用マルチランプ波の電圧が蓄積される。この時、レベルシフタ回路19,を介して入力される下位3ビットの値に応じて、スイッチングTFT25bが導通状態とされて、各コンデンサに蓄積された電圧が第2スイッチング回路A22aから選択的に供給される基準マルチランプ波に加算されるように構成されている。

【0076】尚、レベルシフタ回路19'は、例えば、5Vを電源電圧とするPWM信号やデコーダ出力信号の電圧レベルを12Vにまで高める。

【0077】ここで、基準マルチランプ波RAMP1~RAMP4及びこれに対応する参照用マルチランプ波REF1~REF4の具体的な波形の一例を図8に示す。図8は、説明の便宜上、時間単位T0~T3に対する夫々のマルチランプ波の各電圧値を示したグラフである。

【0078】図8の例では、各参照用マルチランプ波は、対応する基準マルチランプ波の電圧をSC-DAC回路25における上述した電圧加算型のチャージシェアにより高めることが可能なように、対応する基準マルチ

ランプ波の電圧よりも夫々高く設定されている。

【0079】次に、以上のように構成された本実施の形態の動作について、図9のタイミングチャートを参照して説明する。

【0080】図9において、上位6ビットについては、図4を参照して説明した第1の実施の形態の場合と同様に、前半の一期間では、基準マルチランプ波RAMP1の時間単位T4における電圧が第2スイッチング回路A22aから出力され、後半の一期間では、基準マルチランプ波RAMP1の時間単位T2における電圧が第2スイッチング回路A22aから出力される。これと並行して、前半の一期間では、参照用マルチランプ波REF1の時間単位T4における電圧が第2スイッチング回路B22bから出力され、後半の一期間では、参照用マルチランプ波REF1の時間単位T2における電圧が第2スイッチング回路B22bから出力される。

【0081】第2の実施の形態では、特に、リセット信号RS2のタイミングで、レベルシフタ回路19'を介して下位3ビットがSC-DAC回路25に入力され、リセット信号RS3がローレベルになる期間に、SC-DAC回路25の各コンデンサに蓄積された電圧が下位3ビットの値に応じて、第2スイッチング回路A22aから出力された基準マルチランプ波に対してチャージシェアにより電圧加算される。即ち、チャージシェアの場合には、SC-DAC回路25を構成する各コンデンサにおいて、対向する電極側が、スイッチ(TFT)による接続と共に"Vref-Vcenter(但し、Vref:選択された参照用マルチランプ波REFの電圧)"分だけシフトすることにより、基準マルチランプ波RAMPの電圧に対する電圧加算が行われる。

【0082】以上のように、第2の実施の形態では、8 ビットのデジタル画像信号に対し、上位3ビットに応じ て時間軸上で電圧を選択すると共に中位2ビットに応じ て基準マルチランプ波の系列を選択し、更に下位3ビットに応じて選択された電圧を細かく変化させるので、低 消費電力且つ高駆動能力で多階調を実現する観点から有 効である。

【0083】本実施の形態では、SC-DAC回路25を用いて駆動信号の電圧の細かな調整のみを行うので、全ての階調をSC-DAC回路を用いて実現する従来の技術と比較して、駆動能力の限界を顕著に高めることが出来る。従って、一般に限られたサイズを持ち余り大きなコンデンサを作り込むスペースに乏しい液晶パネルに内蔵するデジタルドライバ回路として、本実施の形態は適している。

【0084】本実施の形態では特に、選択された基準マルチランプ波における選択された電圧と、選択された参照用マルチランプ波における選択された電圧とに基づいて、下位3ビットの値に応じて複数のコンデンサを用いたチャージシェアがSC-DAC回路により行われる。

従って、基準マルチランプ波の電圧と、該基準マルチランプ波に対応する参照用マルチランプ波の電圧との間にある電圧をチャージシェアにより出力できる。

【0085】(第3の実施の形態)本発明の第3の実施の形態のデジタルドライバ回路を図10及び図11を参照して説明する。図10は、第3の実施の形態のデジタルドライバ回路の回路図である。図11は、第3の実施の形態における各種信号のタイミングチャートである。尚、図10及び図11において、図7及び図9に示した第2の実施の形態における構成要素や信号と同じ構成要素や信号には、同じ参照符号を付し、その説明は省略する。

【0086】図10において、第3の実施の形態のデジタルドライバ回路は、第2の実施の形態と比べて、ラッチ回路B12、から出力される下位3ビットを夫々反転する反転手段の一例としての反転回路26を備えた点が異なり、その他の構成は同じである。

【0087】そして、SC-DAC回路25は、反転された下位3ビットの値に応じて、参照用マルチランプ波を用いてチャージシェアによる電圧減算を行う。図11に示すように、その他の動作については、第2の実施の形態の場合と同様である。

【0088】従って、同一時刻において基準マルチランプ波RAMP1~RAMP4の電圧と、これらよりも夫々低電圧の参照用マルチランプ波REF1~REF4の電圧との間にある電圧を電圧減算により出力できる。このように、本実施の形態では、参照用マルチランプ波RAMEF1~REF4の電圧は、基準マルチランプ波RAMP1~RAMP4よりも低電圧とできるので、デジタルドライバ回路内における参照用マルチランプ波の扱いが容易となると共に、参照用マルチランプ波REF1~REF4を生成するアンプの能力が低くて済むので有利である。

【0089】(第4の実施の形態)本発明の第4の実施の形態のデジタルドライバ回路を図12及び図13を参照して説明する。図12は、第4の実施の形態のデジタルドライバ回路の回路図である。図13は、第4の実施の形態における各種信号のタイミングチャートである。尚、図12及び図13において、図7及び図9に示した第2の実施の形態における構成要素や信号と同じ構成要素や信号には、同じ参照符号を付し、その説明は省略する。

【0090】図12において、第4の実施の形態のデジタルドライバ回路は、第2の実施の形態と比べて、次の点が異なる。即ち、SC-DAC回路25'は、電源Vcenter25Cをリセット信号RS3及びその反転信号RS3'により選択的に3個のコンデンサに供給するスイッチング回路25dと、選択された参照用マルチランプ波をリセット信号RS3及びその反転信号RS3'により選択的に3個のコンデンサに

供給するスイッチング回路25eとを備えており、選択された参照用マルチランプ波REFの電位と電位Vcenterとの差分を、選択されたコンデンサを用いて、選択された基準用マルチランプ波RAMPの電位に加算する、即ちチャージポンピングするように構成されている。

【0091】このようにチャージポンピングを行う場合には、図13に示すように、参照用マルチランプ波REFの波形は、階調電圧の差が大きいところ程大きな電圧となるが、チャージシェアによる駆動の場合より電圧振幅が小さくてすむ。なぜなら、SC-DAC回路25'においては、チャージポンピングにより、小さな容量で大きな電圧を印加することが可能だからである。このため、SC-DAC回路25'の場合、TFT等の素子数は若干増加するものの、コンデンサを小型に出来るので、回路全体の占有面積を小さくすることが可能となる。

【0092】そして、SC-DAC回路25'は、図12及び図13に示すように、下位3ビットの値に応じて、上述のチャージポンピングを行うが、その他の動作については、第2の実施の形態の場合と同様である。

【0093】ここで、以上説明した各実施の形態におけるデジタルドライバ回路に対し、基準マルチランプ波を 供給するマルチランプ波生成回路について図14を参照 して説明する。

【0094】図14において、マルチランプ波生成回路50は、複数のメモリ51、複数の10ビットDAC(デジタル/アナログコンバータ)回路52及び複数の出力アンプ回路53を備えて構成されている。メモリ51は、各系列のRAMP波形を規定するための離散的な電圧値を格納する。10ビットDAC回路52は、メモリ51に格納された電圧値に従ってアナログデータを失々出力する。出力アンプ回路53は、10ビットDAC回路52から出力されるアナログデータを増幅するが、その入力電圧が変化する結果として、各マルチランプ波が生成されるように構成されている。このように、マルチランプ波生成回路50においては、スルーレートは、出力アンプ回路53の性能に依存しており、10ビットDAC回路52は、電圧値のみを出力アンプ回路53に供給するだけで良い。

【0095】以上のように、複雑な制御を行う必要がなく、出力アンプ回路53のスルーレートや出力パワーが低くてもよいので、当該マルチランプ波生成回路50は、全体として非常に簡単な回路で構成可能であり、実用上大変有利である。この際特に、マルチランプ波に含まれる各ランプ波において到達する一定電圧(飽和電圧)の精度があればマルチランプ波の形状は不問であるので、該一定電圧が得られる範囲内でスルーレートをなるべく小さく設定することにより、消費電力を限界まで低めることも可能となる。

【0096】本実施の形態によれば、前述のように各系

列の基準マルチランプ波の夫々における階段状の電圧変化は、一段毎に大きく且つ長い時間を経ての変化であり、他方、駆動信号の生成には、立ち上がり時の電圧は用いられることなく、立ち上がり後に到達する一定電圧が用いられる。このため、緩やかな立ち上がりであっても到達する一定電圧の精度が高ければ、出力アンプ回路53のスルーレートが小さくても、或いはスルーレートの精度が低くても、当該出力アンプ回路53から出力される基準マルチランプ波を用いて、低消費電力で高い駆動能力を実現できる。

【0097】以上のように構成されたマルチランプ波生成回路は、デジタルドライバ回路に外付けされてもよいし、内蔵されてもよい。また、参照用マルチランプを生成するマルチランプ波生成回路も同様に構成されており、メモリに格納されるパラメータを変更することで、基準マルチランプ波よりも電圧の高い或いは低い参照用マルチランプ波を生成できる。

【0098】また、このように構成されたマルチランプ 波生成回路において、複数系列の基準マルチランプ波の 電圧を夫々調整することにより、液晶パネルに対するデ ジタル画像信号のy補正を行うように構成してもよい。 この場合にも、各系列の基準マルチランプ波の夫々にお ける階段状の電圧変化は、一段毎に大きく且つ長い時間 を経ての変化であるので、基準マルチランプ波の時間に ついて要求される精度は低くて済み、基準マルチランプ 波に含まれる各ランプ波の立ち上がり部分の電圧を用い ることなく、立ち上がった後に到達する一定の電圧を用 いて駆動信号を生成する本実施の形態においては、各ラ ンプ波に急峻な立ち上がり特性は不要となる。このた め、比較的スルーレートの小さい或いはスルーレートの 精度の低いマルチランプ波生成回路を用いて、消費電力 を低く且つ駆動能力を高めつつ y 補正を高精度で行うこ とが可能となる。

【0099】以上説明した各実施の形態では、上位の複数ビットに応じて時間軸上の選択をし、中位又は下位の複数ビットに応じて基準マルチランプ波の系列を選択し、或いはこれに加えて、下位の複数ビットに応じてSC-DACにより電圧を変化させるようにしたが、これら各位のビット数は、各実施の形態における数に限られず任意であり、装置の仕様に応じて適宜変更可能である。

【0100】ここで、以上説明した本発明による実施の形態と、前述した従来の特開平9-54309号公報に開示された直列分圧抵抗回路を備えた形式のデジタルドライバ回路(以下、"比較例1"と称する)と、前述した従来のSC-DAC回路で全ての階調電圧を得る形式のデジタルドライバ回路(以下、"比較例2"と称する)とを、デジタルドライバ回路として重要な各種の項目について比較してみる。

【0101】先ず、ラッチ回路を除く部分で必要となる

大型のTFTの数については、本実施の形態の場合が、 16個程度で足りるのに比較して、比較例1では、48 個程度も必要になってしまう。これは、比較例1では、 抵抗に接続されたTFTにおけるソース及びドレイン間 の抵抗を下げる必用があるためである。従って、このよ うな大型のTFTの個数増大により回路面積が大きくな ってしまう。尚、比較例2においては、このような大型 のTFTは必要とされない。

【0102】次に、比較例1では、ポリシリコン等からなる抵抗器を設ける必要がある。本実施の形態や比較例2の場合には、このような抵抗器は必要とされない。他方、比較例2では、多数のコンデンサを夫々チャージしたりリセットする配線が必要となり、回路面積の増大を招く。また、駆動能力を高めるために大容量のコンデンサを設けると更なる回路面積の増大を招く。このため、比較例2の場合には、対角5"程度のサイズの液晶パネルを駆動するのが限界である。これに対して、本実施の形態や比較例1の場合には、大きなサイズの液晶パネル等を駆動することが可能である。

【0103】次に、垂直サイズについて考察を加えると、回路ピッチが0.15mmである場合、本実施の形態では、約3mmにまで微細化が可能である。これに対して、比較例1では、 $6\sim7$ mm程度になってしまう。他方、比較例2では、4.2mm程度までの微細化が可能である。

【0104】最後に、消費電力について考えると、同一の駆動能力を発揮させる場合には、比較例1では、抵抗における電力消費が大きいため、全体としての消費電力も大きい。これに対して、本実施の形態や比較例2では、比較例1の如く抵抗に大量の電流が流れるような構成を採っていないため、消費電力が小さい。

【0105】以上のように本実施の形態のデジタルドライバ回路が、駆動能力の観点、消費電力の観点、回路面積の観点等から総合的に大変優れていることが判る。

【0106】(液晶装置の実施の形態)以上説明した各 実施の形態のデジタルドライバ回路を内蔵する電気光学 装置の一例たる液晶装置の各実施の形態について図1 5、図16及び図17を参照して説明する。

【0107】図15に示す液晶装置の一実施の形態は、一対の基板間に挟持された液晶を備えており、一方の基板であるTFTアレイ基板100上には、マトリクス状の各画素における液晶に電圧を印加するための画素電極40が設けられている。画素電極40には、各画素に設けられたTFT30のソース及びドレインを介して信号線41からの駆動信号がデータ信号として供給される。TFT30のゲートには、走査線41から走査信号が供給される。

【0108】図15の実施の形態では特に、信号線駆動回路101は、シフトレジスタ回路10を1個有すると共に前述した第1の実施の形態のデジタルドライバ回路

(図2参照) に等しいデジタルドライバ回路200を信号線41に対応する数だけ複数有し、各信号線41を駆動するように構成されている。基準マルチランプ波RAMP1~RAMP8用の配線は、全てのデジタルドライバ回路200に共通に接続されている。このため、これらのマルチランプ波を出力するアンプは、最終的に複数の信号線41の電圧を飽和させる電圧供給能力が必要となるが、前述のように階段状のマルチランプ波を複数系列用いるが故に、各マルチランプ波により信号線41を電気的飽和するに十分な時間的余裕がある。

【0109】信号線駆動回路101は、TFTアレイ基板100上に形成されている。前述のように、各デジタルドライバ回路200は、例えば画素ピッチが0.15mmである場合でも、垂直サイズを約3mmにまでに微細化できる。

【0110】図16に示す液晶装置の他の実施の形態は、第2から第4の実施の形態のデジタルドライバ回路(図7、図10及び図12参照)のいずれかに等しいデジタルドライバ回路200'を信号線41に対応する数だけ複数有する。基準マルチランプ波RAMP1~RAMP4及び参照用マルチランプ波REF1~REF4用の配線は、全てのデジタルドライバ回路200'に共通に接続されている。図16の液晶装置におけるその他の構成については、図15の例と同様である。

【0111】図17に示す液晶装置の更に他の実施の形

態は、前述した第1の実施の形態のデジタルドライバ回 路(図2参照)に等しいデジタルドライバ回路200を 上下に2分割したデジタルドライバ回路200A(下 側)及び200B(上側)を備えて構成されている。よ り具体的には、下側の信号線駆動回路101Aは、シフ トレジスタ回路10Aを1個有すると共に、このように 分割されたデジタルドライバ回路200Aを偶数番目 (番号 X 2 、 X 4 、 … 、 X 2n) の信号線 4 1 に対応する 数だけ複数有し、各偶数番目の信号線41を駆動するよ うに構成されており、上側の信号線駆動回路101B は、シフトレジスタ回路10Bを1個有すると共に、こ のように分割されたデジタルドライバ回路200Bを奇 数番目(番号X1、X3、…、X2n-1)の信号線41に 対応する数だけ複数有し、各奇数番目の信号線41を駆 動するように構成されている。このため、デジタルドラ イバ回路200A及び200Bのビット数は夫々、第1 の実施の形態のデジタルドライバ回路200のビット数 (即ち、mビット) の1/2 (即ち、m/2ビット) と されている。

【0112】更に、本実施の形態の液晶装置においては、その製造途中又は製造後に行われる所定種類の電気特性検査を行うための検査回路についても上下に2分割され、下側に検査回路210B及び上側に検査回路210Aとして設けられている。検査回路210A及び210Bは夫々、TFT等から夫々構成される複数のアナロ

グスイッチ211と、その開閉を夫々制御する複数のスイッチ開閉制御回路212とを備える。そして、偶数番目の信号線41を介して、信号線の開放(断線)、短絡等を検査する際には、上側の検査回路210Aに接続された検査用の端子ANGoutT、ToutT及びTinTにおいて、所定電圧を印加したり電流を計測したりする。他方、奇数番目の信号線41を介して検査する際には、下側の検査回路210Bに接続された検査用の端子ANGoutB、ToutB及びTinBにおいて、所定電圧を印加したり電流を計測したりするように構成されている。

【0113】尚、図17では、走査線42に沿って各画素行毎に設けられており、各画素における液晶容量に対して蓄積容量を付加するための容量線43が示されているが、図15及び図16に示した液晶装置の各実施の形態においても、図示しない容量線が同様に設けられている

【0114】本実施の形態の液晶装置は、このように上下に分割された各回路が相互に入り組んで配置されることにより、全体としてコンパクトな構成となっている。即ち、デジタルドライバ回路や検査回路を分割したことにより、各回路を構成する素子の数が1/2となり、一つにまとめてこれらの回路を夫々形成する場合と比較して、各回路による占有面積が夫々減り、各回路についての余裕を持った素子の配置や配線が可能となる。

【0115】特に中央に画像表示領域があると共にその 上下に周辺領域がある液晶パネル等の電気光学パネルに 対しては、当該上下の周辺領域にバランス良く余裕を持 った素子の配置や配線が可能となる。

【0116】また、このように分割することは、回路の 均等配置を可能ならしめるものであり、装置基板上におけるデッドスペースの有効利用を図れる。例えば、液晶パネルの場合、一対の基板を相接着して両基板間に液晶を封入するためのシール材直下にあるデッドスペースを活用できる。即ち、シール材は、基板に余分な応力を与えないように基板の周囲に均等の幅で接するように設けられているので、回路を分割して各回路の素子数を低減して、各回路をシール材直下の領域の形状に合わせて均等に配置すればよい。

【0117】そして、この種の電気光学パネルのように 画素ピッチにより走査線に沿った一方向についての回路 素子のピッチが特に制約を受ける場合には、本実施の形態は有効である。

【0118】また、検査回路のサイズは、デジタルドライバ回路の素子サイズよりも小さいので、検査回路の分割によって、更に省スペース化が図られ、レイアウト設計上有利である。

【0119】更に、シフトレジスタ10A及び10Bの段数が、第1の実施の形態の場合と比較して半分になるため、動作周波数も1/2になり、回路設計上有利である。

【0120】尚、図17において、上側のマルチランプ 波RAMP1T~8Tの位相と、下側のマルチランプ波 RAMP1B~8Bの位相とを、180度ずらすことに より、ドット反転駆動を行うことができ、これにより表 示画像のフリッカ等の防止や直流電圧印加による液晶の 劣化防止を図ることも可能である。

【0121】以上のように図15から図17に示した液晶装置の各実施の形態によれば、画像表示領域を大きくしても十分に駆動可能であり、装置本体に対する画像表示領域の占める割合を大きくでき、しかも消費電力を低められる。更に、マルチランプ波の各電圧値を調整することでγ補正を精度良く行うことも可能である。

【0122】尚、図15から図17に示した液晶装置の各実施の形態では、各画素におけるスイッチング素子としてTFT30を備えたTFTアクティブマトリクス駆動方式の液晶装置として構成されているが、デジタルドライバ回路200を構成する各種スイッチや論理回路等(図2、図7、図10及び図12参照)についてもTFTから構成することが望ましい。即ち、このように構成すれば、装置全体として薄膜形成技術により各種の素子を構成できるので、製造上有利である。

【0123】(電子機器)次に、以上説明した液晶装置を備えた電子機器の実施の形態について図18から図22を参照して説明する。

【0124】先ず図18に、このように液晶装置を備えた電子機器の概略構成を示す。

【0125】図18において、電子機器は、表示情報出

力源1000、表示情報処理回路1002、駆動回路1

004、液晶パネル1006、クロック発生回路100 8並びに電源回路1010を備えて構成されている。表 示情報出力源1000は、ROM (Read Only Memor y) 、RAM (Random Access Memory) 、光ディスク装 置などのメモリ、テレビ信号を同調して出力する同調回 路等を含み、クロック発生回路1008からのクロック 信号に基づいて、所定フォーマットの画像信号などの表 示情報を表示情報処理回路1002に出力する。表示情 報処理回路1002は、増幅・極性反転回路、相展開回 路、ローテーション回路、ガンマ補正回路、クランプ回 路等の周知の各種処理回路を含んで構成されており、ク ロック信号に基づいて入力された表示情報からデジタル 信号を順次生成し、クロック信号CLKと共に駆動回路1 004に出力する。駆動回路1004は、上述した各実 施の形態におけるデジタルドライバ回路に対応してお り、液晶パネル1006を駆動する。電源回路1010 は、上述の各回路に所定電源を供給する。尚、液晶パネ

【0126】次に図19から図22に、このように構成された電子機器の具体例を夫々示す。

ル1006を構成するTFTアレイ基板の上に、駆動回

路1004を搭載してもよく、これに加えて表示情報処

理回路1002を搭載してもよい。

【0127】図19において、電子機器の一例たる液晶 プロジェクタ1100は、上述した駆動回路1004が TFTアレイ基板上に搭載された液晶パネル1006を 含む液晶モジュールを3個用意し、夫々RGB用のライ トバルブ100R、100G及び100Bとして用いた プロジェクタとして構成されている。液晶プロジェクタ 1100では、メタルハライドランプ等の白色光源のラ ンプユニット1102から投射光が発せられると、3枚 のミラー1106及び2枚のダイクロイックミラー11 08によって、RGBの3原色に対応する光成分R、 G、Bに分けられ、各色に対応するライトバルブ100 R、100G及び100Bに夫々導かれる。この際特に B光は、長い光路による光損失を防ぐために、入射レン ズ1122、リレーレンズ1123及び出射レンズ11 24からなるリレーレンズ系1121を介して導かれ る。そして、ライトバルブ100R、100G及び10 0 Bにより夫々変調された3原色に対応する光成分は、 ダイクロイックプリズム1112により再度合成された 後、投射レンズ1114を介してスクリーン1120に カラー画像として投射される。

【0128】本実施の形態においては特に、遮光層をTFTの下側にも設けておけば、当該液晶パネル1006からの入射光に基づく液晶プロジェクタ内の投射光学系による反射光、入射光が通過する際のTFTアレイ基板の表面からの反射光、他の液晶パネルから出射した後にダイクロイックプリズム1112を突き抜けてくる入射光の一部(R光及びG光の一部)等が、戻り光としてTFTアレイ基板の側から入射しても、画素電極のスイッチング用のTFT等のチャネルに対する遮光を十分に行うことができる。この場合、小型化に適したプリズムを投射光学系に用いても、各液晶パネルのTFTアレイ基板とプリズムとの間において、戻り光防止用のARフィルムを貼り付けたり、偏光板にAR被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。

【0129】図20において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ(PC)1200は、上述した液晶パネル1006がトップカバーケース内に備えられており、更にCPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体1204を備えている。

【0130】図21において、電子機器の他の例たるページャ1300は、金属フレーム1302内に前述の駆動回路1004がTFTアレイ基板上に搭載されて液晶モジュールをなす液晶パネル1006が、バックライト1306aを含むライトガイド1306、回路基板1308、第1及び第2のシールド板1310及び1312、二つの弾性導電体1314及び1316、並びにフィルムキャリアテープ1318と共に収容されている。この例の場合、前述の表示情報処理回路1002(図1

8参照)は、回路基板1308に搭載してもよく、液晶パネル1006のTFTアレイ基板上に搭載してもよい。更に、前述の駆動回路1004を回路基板1308上に搭載することも可能である。

【0131】尚、図21に示す例はページャであるので、回路基板1308等が設けられている。しかしながら、駆動回路1004や更に表示情報処理回路1002を搭載して液晶モジュールをなす液晶パネル1006の場合には、金属フレーム1302内に液晶パネル1006を固定したものを液晶装置として、或いはこれに加えてライトガイド1306を組み込んだバックライト式の液晶装置として、生産、販売、使用等することも可能である。

【0132】また図22に示すように、駆動回路1004や表示情報処理回路1002を搭載しない液晶パネル1006の場合には、駆動回路1004や表示情報処理回路1002を含むIC1324がポリイミドテープ1322上に実装されたTCP(Tape Carrier Package)1320に、TFTアレイ基板100の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。

【0133】以上図19から図22を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図18に示した電子機器の例として挙げられる。

【0134】以上説明したように、本実施の形態によれば、大型で低消費電力の液晶装置を備えた各種の電子機器を実現できる。

## [0135]

【発明の効果】本発明のデジタルドライバ回路によれば、基準マルチランプ波の系列の選択と電圧の選択とを組み合わせることにより、各デジタル画像信号の値に対応する駆動信号を生成するので、基準マルチランプ波の夫々について要求される時間についての精度は顕著に低くなり、更に、基準マルチランプ波を供給するためのアンプの能力が低くても、信号線を駆動信号の電圧に飽かさせるに十分な時間的余裕を確保することができる。以上の結果、本発明のデジタルドライバ回路によれば、比較的スルーレートの小さい回路を用いて、消費電力を低くしつつ駆動能力を高めることが可能となり、温度補償やγ補正を比較的簡単に且つ精度良く行うことも可能である。

【0136】本発明の電気光学装置によれば、大型且つ 低消費電力であり、比較的安価な液晶装置等の装置を実 現できる。 【0137】また本発明の電子機器によれば、大型且つ 低消費電力であり、比較的安価な液晶装置等を備えた各 種の電子機器を実現できる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態のデジタルドライバ 回路の構成を示すブロック図である。

【図2】第1の実施の形態のデジタルドライバ回路の回路図である。

【図3】第1の実施の形態のデジタルドライバ回路で用いられる複数系列の基準マルチランプ波の波形図である。

【図4】第1の実施の形態のデジタルドライバ回路における各種信号のタイミングチャートである。

【図5】比較例における一系列のマルチランプ波の基本的な波形図(図5 (A))及びγ補正を行うための比較例における一系列のマルチランプ波の波形図(図5

(B)) である。

【図6】本発明の第2の実施の形態のデジタルドライバ 回路の構成を示すブロック図である。

【図7】第2の実施の形態のデジタルドライバ回路の回路図である。

【図8】第2の実施の形態のデジタルドライバ回路で用いられる複数系列の基準マルチランプ波の波形図(図8

(A)) 及び参照用マルチランプ波の波形図(図8)

(B)) である。

【図9】第2の実施の形態のデジタルドライバ回路における各種信号のタイミングチャートである。

【図10】本発明の第3の実施の形態のデジタルドライ バ回路の回路図である。

【図11】第3の実施の形態のデジタルドライバ回路に おける各種信号のタイミングチャートである。

【図12】本発明の第4の実施の形態のデジタルドライ バ回路の回路図である。

【図13】第4の実施の形態のデジタルドライバ回路に おける各種信号のタイミングチャートである。

【図14】各実施の形態において、基準マルチランプ波を生成するマルチランプ波生成回路のブロック図である。

【図15】本発明による液晶装置の一つの実施の形態の ブロック図である。

【図16】本発明による液晶装置の他の実施の形態のブロック図である。

【図17】本発明による液晶装置の更に他の実施の形態 のブロック図である。

【図18】本発明による電子機器の実施の形態の概略構成を示すブロック図である。

【図19】電子機器の一例としての液晶プロジェクタを示す断面図である。

【図20】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。


【図21】電子機器の一例としてのページャを示す分解 斜視図である。

【図22】電子機器の一例としてのTCPを用いた液晶 装置を示す斜視図である。

## 【符号の説明】


- 10…シフトレジスタ回路
- 11…ラッチ回路A
- 12…ラッチ回路B
- 16…デコーダ回路
- 18…PWM回路
- 19…レベルシフタ回路


- 21…第1スイッチング回路
- 22…第2スイッチング回路
- 25…SC-DAC回路
- 41…信号線
- 4 2 …走査線
- 50…マルチランプ波生成回路
- 100…TFTアレイ基板
- 101…信号線駆動回路
- 102…走査線駆動回路
- 200…デジタルドライバ回路




【図14】

【図 2】







【図4】




【図8】




【図6】




【図7】




【図9】




【図18】




【図10】




【図11】



[図15] [図22]




【図12】







【図13】




【図16】



【図19】



【図17】



【図21】

